Schéma ekvivalentního zapojení oscilujícího křemenného krystalu

Křemenné oscilátory generují vysoce stabilní hodinové signály, které jsou vyžadovány téměř ve všech elektronických systémech - od jednoduchých obvodů mikrokontrolérů až po systémy vysokorychlostního přenosu dat.

Výstupní signál oscilátoru musí odpovídat navazující logické rodině nebo rozhraní. V průběhu desetiletí se vyvinuly různé výstupní standardy, z nichž každý je přizpůsoben požadavkům své doby a použití.

Tento dokument poskytuje ucelený přehled sedmi nejběžnějších typů výstupních signálů pro krystalové oscilátory: CMOS, TTL, oříznutá sinusovka, sinusovka, LVPECL, LVDS a HCSL.

U každého typu je vysvětlen historický vývoj, elektrické vlastnosti, typická podoba signálu a preferované oblasti použití.

Vývoj typů výstupních signálů může úzce souviset s vývojem polovodičové technologie a rostoucími požadavky na taktovací frekvence a integritu signálu:

2.1 TTL (tranzistorová logika) - přibližně od roku 1964

TTL byl jedním z prvních široce používaných standardů digitální logiky a byl představen společností Texas Instruments jako řada 7400. Oscilátory s výstupem TTL pracují s napájecím napětím 5 V a poskytují rozsahy úrovní, které jsou přímo kompatibilní s hradly TTL. Tento standard charakterizoval digitální elektroniku po celá desetiletí a byl dominantním logickým standardem až do 90. let 20. století.

2.2 CMOS (Complementary Metal-Oxide-Semiconductor) - přibližně od roku 1968

Technologie CMOS byla původně vyvinuta společností RCA a vyznačuje se extrémně nízkou spotřebou klidového proudu. Oscilátory CMOS poskytují výstupní signály typu rail-to-rail, tj. výstup osciluje téměř mezi 0 V a VCC. S postupující miniaturizací a trendem k nižším napájecím napětím (3,3 V, 2,5 V, 1,8 V) se CMOS stal nejrozšířenějším výstupním standardem pro krystalové oscilátory.

2.3 Sinusový průběh - od počátků technologie oscilátorů

Sinusové výstupní signály jsou stejně staré jako samotná technologie oscilátorů. Křemenné oscilátory fyzicky kmitají sinusově; všechny ostatní formy signálu jsou generovány až navazujícími obvody. Sinusové výstupy se přednostně používají ve vysokofrekvenční technice, v měřicích zařízeních a při zpracování analogových signálů, protože negenerují harmonické.

2.4 Oříznutá sinusovka - přibližně od 70. let 20. století

Oříznutý sinusový výstup je kompromisem mezi sinusovým a čtvercovým výstupem. Sinusový signál je na vrcholech omezen (oříznut), což má za následek strmější hrany než u čisté sinusovky, ale méně harmonických než u signálu se čtvercovou vlnou. Tento typ výstupu se používal zejména v telekomunikacích a ve starších vysokofrekvenčních aplikacích. Dnes se oříznuté sinusovky stále používají hlavně v TCXO. S touto technologií lze konstruovat výrazně energeticky úspornější TCXO než s technologií CMOS. CSW TCXO se proto používají jako referenční v navigačních zařízeních, systémech tísňového volání a bránách. Všude tam, kde je vyžadován dosah signálu (rádiového) a vysoce přesné určení polohy.

2.5 LVPECL (Low-Voltage Positive Emitter-Coupled Logic) - od devadesátých let 20. století.

S potřebou stále vyšších hodinových frekvencí v síťových a telekomunikačních systémech se LVPECL objevila jako rychlá diferenciální výstupní logika. LVPECL vychází z klasické technologie ECL (emitter-coupled logic), která byla vyvinuta již v 60. letech 20. století pro vysokorychlostní aplikace, a přizpůsobuje ji pro nižší napájecí napětí (3,3 V místo -5,2 V). LVPECL nabízí extrémně krátké spínací časy a je vhodná pro frekvence výrazně vyšší než 1 GHz.

2.6 LVDS (Low-Voltage Differential Signalling) - od roku 1994

Systém LVDS byl zaveden v roce 1994 jako standard ANSI/TIA/EIA-644 a optimalizuje diferenciální přenos signálu pro nízkou spotřebu energie a vysoké přenosové rychlosti. Nízký rozkmit diferenciálního napětí pouhých 350 mV umožňuje rychlé spínací operace s minimálním elektromagnetickým vyzařováním. LVDS se dnes široce používá v rozhraních displejů, sériových datových spojích a blokování FPGA.

2.7 HCSL (High-Speed Current Steering Logic) - přibližně od roku 2002

HCSL byl vyvinut speciálně pro standard PCI Express a od první generace PCIe je referenčním taktovacím standardem. PCI-SIG specifikovala HCSL jako diferenciální signál s proudovým režimem a velmi nízkým napěťovým výkyvem, optimalizovaný pro referenční hodiny 100 MHz v systémech PCIe. Dnes je HCSL nepostradatelný v každém počítači, serveru a vestavném systému s rozhraním PCIe.

Následující diagramy ukazují idealizované charakteristiky signálu sedmi typů výstupů. Všimněte si různých napěťových rozsahů a odchylek oscilací - ty jsou rozhodující pro kompatibilitu s navazujícími přijímači.

3.1 CMOS

Signál CMOS je charakterizován plným napěťovým výkyvem mezi GND a VCC. Vstupní prahy VIL a VIH jsou obvykle 30 %, resp. 70 % VCC, což zajišťuje široký odstup signálu od šumu. Symetrické struktury výstupního ovladače (P-kanál/N-kanál MOSFET) umožňují téměř identické doby náběhu a poklesu.

3.3 Oříznutá sinusová vlna

Na rozdíl od výstupu CMOS nedosahuje TTL úrovně rail-to-rail. Vysoká úroveň (VOH) je obvykle 3,4 V (minimálně 2,4 V), nízká úroveň (VOL) maximálně 0,4 V. Asymetrické prahové hodnoty (VIL = 0,8 V, VIH = 2,0 V) jsou důsledkem architektury bipolárních tranzistorů. Takzvaný "zakázaný rozsah" mezi 0,8 V a 2,0 V se při statickém provozu nesmí předpokládat.

3.3 Oříznutá sinusová vlna

Při oříznutém sinusovém výstupu je přirozený sinusový signál křemenného rezonátoru omezen na definované prahové hodnoty. Přerušovaná čára znázorňuje nezkrácenou sinusovou vlnu. Oříznutí má za následek strmější průchody nulou než u čisté sinusovky, což usnadňuje následné logické řízení, přičemž obsah harmonických zůstává mírný.

3.4 Sinusová vlna

Sinusový výstup poskytuje nejčistší spektrum ze všech výstupních forem: v ideálním případě pouze jednu spektrální čáru na základní frekvenci. Amplituda se udává jako napětí od špičky ke špičce (Vpp) nebo jako výkon v dBm. Typické hodnoty jsou 0,5 až 1,0 Vpp nebo 0 až +13 dBm v systémech 50 Ω.

3.5 LVPECL

LVPECL používá diferenciální směrování signálu: dva komplementární výstupy (Q a Q̅) kmitají v protifázi kolem společné úrovně společného režimu (VCM), která je obvykle VCC-1,3 V. Diferenciální napěťový výkyv je přibližně 800 mV. Architektura proudového zdroje umožňuje extrémně rychlé spínací časy s minimálním překmitem.

3.6 LVDS

LVDS se vyznačuje obzvláště nízkým rozdílovým napětím, které činí pouhých 350 mV. Úroveň společného režimu je 1,25 V. Proudově řízený ovladač (typicky 3,5 mA) a zakončení 100 Ω zajišťují vysokou integritu signálu při minimální spotřebě energie. Nízká amplituda minimalizuje elektromagnetické vyzařování.

3.7 HCSL

HCSL pracuje s velmi nízkým napěťovým rozkmitem: VOH je typicky 0,74 V a VOL 0,17 V, což vede ke společné úrovni přibližně 0,45 V. Architektura řízení proudu je speciálně optimalizována pro požadavky specifikace PCIe a umožňuje přesné impedanční přizpůsobení prostřednictvím 50 Ω koncovek k zemi.

Následující tabulka shrnuje hlavní vlastnosti všech sedmi typů výstupů:

5.1 Jednosměrný vs. diferenciální signál

Nejzásadnějším rozdílem mezi typy výstupů je směrování signálu. CMOS, TTL, oříznutá sinusovka a sinusovka jsou jednosměrné signály - odkazují na společnou zem. Naproti tomu LVPECL, LVDS a HCSL jsou diferenciální signály se dvěma komplementárními vedeními. Diferenciální signály nabízejí rozhodující výhody při vyšších frekvencích: potlačují rušení ve společném módu, umožňují menší odchylky napětí, a proto umožňují rychlejší spínací časy s menším elektromagnetickým vyzařováním.

5.2 Výkyv napětí a odstup signálu od šumu

Díky výstupu rail-to-rail nabízí CMOS největší absolutní napěťový rozkmit, a tedy nejlepší statický odstup signálu od šumu. TTL má omezenější odstup signál/šum kvůli nesymetrickým úrovním. Diferenciální standardy (LVPECL, LVDS, HCSL) kompenzují své menší napěťové odchylky prostřednictvím odrušení společného režimu diferenciálního přenosu, což znamená, že často fungují spolehlivěji v rušeném prostředí než jednosměrné signály.

5.3 Spotřeba energie

Oscilátory CMOS nespotřebovávají ve statickém stavu téměř žádný proud; spotřeba roste úměrně frekvenci (dynamický rozptyl energie). TTL má kvůli bipolární architektuře trvale vyšší spotřebu klidového proudu. LVPECL vyžaduje externí zakončovací odpory a má nejvyšší spotřebu proudu z diferenčních standardů. LVDS je známý svou nízkou spotřebou proudu (typicky 3,5 mA proudu ovladače). HCSL leží z hlediska spotřeby energie mezi LVDS a LVPECL.

5.4 Frekvenční rozsah a hlavní aplikace

Pro frekvence do přibližně 200 MHz jsou oscilátory CMOS ve většině případů první volbou díky své univerzálnosti, jednoduchému návrhu obvodů a široké dostupnosti. Od frekvence přibližně 200 MHz se doporučují diferenciální výstupy. LVPECL nabízí nejvyšší frekvence (> 3 GHz) a používá se v síťových a telekomunikačních zařízeních. LVDS pokrývá široký střední rozsah a je běžný zejména v aplikacích FPGA a displejů. HCSL je optimalizován pro své úzce specializované použití: 100 MHz referenční hodiny pro PCI Express.

5.5 Zakončení a složitost obvodů

Výstupy CMOS a TTL obecně nevyžadují externí zakončení pro krátké délky kabelů - to usnadňuje jejich použití. LVPECL vyžaduje povinné externí zakončovací odpory (typicky: Theveninovo zakončení na VCC-2 V nebo odpory na zem), což zvyšuje složitost obvodu. LVDS je standardně zakončen diferenciálním odporem 100 Ω na přijímači. HCSL používá rezistory 50 Ω k zemi na každém výstupu.

6.1 Co jsou překročení?

Přeběhy a podběhy jsou krátkodobé napěťové špičky, které vznikají při rychlých spínacích operacích. Při vzestupné hraně vystřelí napětí krátce nad VCC (overshoot), při sestupné hraně krátce pod GND (undershoot). Často následují tlumené oscilace, které se označují jako "zvonění".

Příčina spočívá v kombinaci velmi strmých spínacích hran výstupního ovladače a parazitních indukčností a kapacit dráhy vodiče, pouzdra a kapacity zátěže. Z fyzikálního hlediska vzniká rezonanční obvod z indukčnosti vedení a vstupní kapacity přijímače. Čím strmější je spínací hrana a čím delší je dráha vodiče, tím výraznější je překmit.

6.4 Překročení s jednosměrnými signály

CMOS : Nejvíce ovlivněno. Symetrické P/N-kanálové MOSFET ovladače generují velmi strmé hrany, které v kombinaci s indukčností vedení způsobují výrazné přeběhy. Zejména u moderních nízkonapěťových oscilátorů CMOS (1,8 V) mohou být přeběhy vzhledem k napájecímu napětí značné.

TTL : Také náchylné, ale z trochu jiných důvodů. Nesymetrický totemový výstupní stupeň generuje na náběžné hraně krátkou proudovou špičku, pokud oba tranzistory vedou současně (křížová vodivost). Typicky poněkud pomalejší hrany ve srovnání s moderními CMOS tento problém mírně zmírňují.

Oříznutá sinusovka : Výrazně méně náchylná. Díky omezené amplitudě špiček a relativně měkkým hranám je zde podstatně méně vysokofrekvenční energie, která by mohla stimulovat odrazy a zvonění. Oříznutí působí jako přirozený omezovač amplitudy, který potlačuje překmity v signálu.

Sinusový průběh : Prakticky imunní vůči klasickým překmitům. Protože signál neobsahuje žádné náhlé hranové přechody, nevzniká žádný širokopásmový energetický impuls, který by mohl vyburcovat rezonance vedení. Impedanční nesoulad však může způsobit stojaté vlny a odrazy, které v určitých bodech mění amplitudu signálu. To se kontroluje pomocí klasického VF zakončení (zakončení 50 Ω nebo 75 Ω).

6.5 Přesahy s diferenciálními signály

LVPECL: Přirozeně dobře potlačené díky výstupnímu stupni se zdrojem proudu. Řízení proudu přirozeně omezuje maximální strmost hran. Přesto může dojít k odrazům, pokud je zakončení nedostatečné, protože LVPECL pracuje na velmi vysokých frekvencích. Správné zapojení theveninu nebo emitorového sledovače je zde klíčové - ne primárně kvůli překmitům, ale kvůli zajištění správného pracovního bodu a zamezení odrazů.

LVDS : Konstrukčně velmi robustní. Proudově řízený ovladač dodává do diferenciálního zakončení 100 Ω konstantní proud typicky 3,5 mA, což fyzicky omezuje napěťový výkyv. I při impedanční nespojitosti zůstávají odrazy malé, protože nízký napěťový výkyv pouhých 350 mV poskytuje málo energie pro rušení. LVDS je jedním z nejvýhodnějších standardů z hlediska integrity signálu.

HCSL: Chová se podobně jako LVDS díky své architektuře založené na proudu. Velmi nízký napěťový výkyv a zakončení 50 Ω vůči zemi zajišťují čisté impedanční přizpůsobení. Ve specifikaci PCIe jsou výslovně definovány přípustné překmity, které jsou přísně tolerovány, takže oscilátory kompatibilní s HCSL tyto požadavky splňují již ve výchozím nastavení.

6.6 Protiopatření pro kontrolu překmitů

Nejúčinnějším opatřením pro jednosměrné signály (zejména CMOS a TTL) je sériový rezistor přímo na výstupu oscilátoru, obvykle v rozsahu 22 až 47 Ω. Spolu s impedancí vedení tvoří tento rezistor dělič napětí, který tlumí hrany a pohlcuje odrazy. Optimální hodnota vyplývá z rozdílu mezi impedancí vedení a výstupní impedancí ovladače.

Kromě toho pomáhají také krátké, impedančně řízené stopy, minimalizace průchodek na hodinovém vedení, souvislá zemnící rovina pod signálovým vedením a dostatečné oddělovací kondenzátory v blízkosti oscilátoru (obvykle 100 nF keramické plus 10 µF). Někteří výrobci oscilátorů CMOS nabízejí také modely s řízenou strmostí hran (řízení rychlosti posuvu), které již problém v ovladači zmírňují.

U diferenciálních signálů (LVPECL, LVDS, HCSL) je nejdůležitějším opatřením správné zakončení v souladu se specifikací. Kromě toho by obě vedení diferenciálního páru měla být vždy vedena se stejnou délkou a těsně spojena, aby se minimalizovalo zkreslení (rozdíly v době běhu) a zachovalo se odrušení společného režimu.

Volba správného typu výstupu závisí na čtyřech hlavních faktorech: požadované taktovací frekvenci, logické rodině přijímače, dostupném rozpočtu na napájení a požadavcích na integritu signálu.